vhdl_第5页_ZKX's LAB

EDA用VHDL语言描述电子秒表设计 VHDL语言数字秒表参考设计

EDA用VHDL语言描述电子秒表设计这样的问题需要自己解决，不能所有的东西都找网络。自己没有学好对自己没有一点好处！建议还是自己去好好学习下！如何将用VHDL语言描述的数字秒表程序的各个模块儿连接起来，编译的时候只需要顶层文件吗？你可以...

2020-09-24知识17quartus eda vhdl语言 vhdl 触发器
算术逻辑单元ALU有哪几个控制端？逻辑算术单元alu

ALU算术逻辑单元VHDL编程本教程向你展示如何使用VHDL设计一个ALU。本经验的ALU是基于181编写的。功能与181相同。方法步骤 1 VHDL编程部分。代码如下： LIBRARY IEEE；USE IEEE.STD_LOGIC_1...

2020-08-11知识37vhdl 算术逻辑单元
用VHDL设计数字时钟步骤怎样用VHDL语言设计数字钟?

EDA中的数字时钟用VHDL语言怎么做 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.al...

2020-08-11知识17vhdl eda vector 时钟信号 vhdl语言
vhdl串并转换原理用vhdl语言实现8位并转串电路和串转并电路，求大神指导！！急用！！

串并转换，是通过什么原理实现的啊？比如把并行数据转换成串行数据：将四个码元周期均为4s的并行数字信号进行并—串转换，转换后，在一个周期（4s）内，将有4个码元被串行。用vhdl语言实现8位并转串电路和串转并电路，求大神指导！！急用！！ li...

2020-08-11知识17quartus vhdl语言原理图 vector vhdl
移位寄存器的置数用Verilog HDL编程设计8位左右移移位寄存器电路。

用Verilog HDL编程设计8位左右移移位寄存器电路。 module Verilog1(clk，ldn，k，d，q)；input clk，ldn，k；input[7：0]d；output[7：0]q；reg[7：0]d_reg，q_re...

2020-08-11知识29vhdl 数据寄存器状态寄存器指令寄存器触发器
数字时钟的设计的参考文献数字时钟设计报告

关于数字时钟设计单片计算机即单片微型计算机。（Single-Chip Microcomputer），是集CPU，RAM，ROM，定时，计数和多种接口于一体的微控制器。他体积小，成本低，功能强，广泛应用于智能产品和工业自动化上。而51 单...

2020-07-26知识14单片机时钟信号 vhdl
FPGA用VHDL语言写个数字时钟，为什么调时间的按键要个键扫描模块？ vhdl 多功能数字时钟按键

FPGA用VHDL语言写个数字时钟，为什么调时间的按键要个键扫描模块？因为物理按键按下后会产生一个上下抖动的波形，之后才会稳定到高或者低，一般有几十个ms，如果不加按键扫描，直接判断的话，就会进行多次设定。数字钟设计用VHDL语言实现 ...

2020-07-26知识17数字钟 vhdl eda vector
VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢串并转换 vhdl

基于vhdl的串并转换器首先，用变量时最好初始化一下 variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下 if clk'event and...

2020-07-26知识13vhdl vhdl语言
什么是门电路，最基本的门电路有哪些，门电路有何用途 eda串并转换电路

串并转换，是通过什么原理实现的啊？串并转换，是通过VHDL语言原理实现，将一条信息流（假如有8bits）分成两路信号的话，两路同时传输，时间就是原来时间的一半。串并转换定义：把一个连续信号元序列变换成为表示相同信息的一组相应的并行出现的信...

2020-07-26知识20vhdl vector vhdl语言
vhdl串并转换算法思路用VHDL设计一个五位二进制如何转换为十进制的程序？

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zh...

2020-07-26知识29vhdl语言 vhdl 矢量二进制数

«1 2 3 4 5 6 7 8 »