vhdl_第2页_ZKX's LAB

8位硬件加法器VHDL设计 vhdl半加法器

VHDL加法器 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY adder ISPORT(A：IN STD_LOGIC_VECT...

2020-10-11知识25vhdl vector 加法器
用VHDL语言编程设计4位算术逻辑单元(ALU) 算术逻辑单元设计

用VHDL语言编程设计4位算术逻辑单元(ALU) 做个四位串行加法器从最基本开始，减法不需要。ALU里没有减法。对减数求补（连符号位求反加1），再与被减数相加，就是做减法。还需要移位功能，这是ALU必需的。算术逻辑单元是什么意思？算术逻辑...

2020-10-11知识25操作数算术逻辑单元 vhdl
数字钟vhdl设计中扫描电路出现错误！！！急急急！ vhdl 数字时钟电路使能端

多功能数字钟电路设计数字钟的VHDL设计1、设计任务及要求：设计任务：设计一台能显示时、分、秒的数字钟。具体要求如下：由实验箱上的时钟信号经分频产生秒脉冲；计时计数器用24进制计时电路；可手动校时，能分别进行时、分的校正；整点报时；2 程...

2020-10-11知识24vhdl语言数字钟电路图 vhdl
波形发生器计算机控制课程设计波形发生器课程设计

求助课程设计~ 三、基于单片机的波形发生器设计设计内容：1、设计一可以去”桃”宝搜一下：正弦波、三角波、锯齿波、方波等函数信号发生器仿真与C程序资料，并不完全一样，但可以参考下。函数波形发生器课程设计模拟电路课程设计函数波形发生器 ...

2020-10-11知识14vhdl vhdl语言单片机课程设计
波形发生器组成求多波形信号发生器的电路原理图。。。

EDA多功能波形发生器的设计要求及系统组成（VHDL程序） laoshiguidingdezuoyezijizuo，heihei函数波形发生器原理函数波形发生器设计摘要函数信号发生器是一种能够产生多种波形，如三角波、锯齿波、矩形波（含...

2020-10-11知识23vhdl eda 正反馈
可编程波形发生器可编程函数波形发生器----频率可选的锯齿波发生器原理

51单片机的锯齿波形发生器编程的思想很简单啊预设一个变量，以一定的步进值累加，到达最大值后清零。每次累加的结果依次传输只DAC，输出就是个锯齿波了。幅度就是变量的最大值决定的。频率则被步进值和累加频率所影响。比如说，用定时器定1ms累加一...

2020-10-10知识48单片机正弦波 vhdl
vhdl 求余数 rem vhdl语言中取余符号rem如何用？举例说明。

1KB转换为十六进制为多少 1KB转换为十六进制为400。1KB代表十进制为1024，十进制1024再转换为十六进制为400。转换方法：计算方法就是就该十进制数据除以16取余数，直到商为0为止。。vhdl rem 怎么用，在哪个库有定义 v...

2020-10-09知识73vhdl rem vhdl语言二进制数字转换
怎样实现8位并行数据输入，转换成4为并行数据输出？用Verilog 或VHDL程序实现，急，谢谢 VHDL并行加载输入

怎样实现8位并行数据输入，转换成4为并行数据输出？用Verilog 或VHDL程序实现，急，谢谢输出时钟应该是输入时钟的2倍如果不这样的话，那就利用输入时钟的两个沿进行输出控制。求VHDL语言编写8位并行数字相关器，万分感谢啊！！！最好有...

2020-10-09知识62并行处理 vhdl语言 vhdl 语言描述
vhdl的串并转换程序求一串并（3位）转换模块参考VHDL源程序；

基于vhdl的串并转换器首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and c...

2020-10-08知识41十进制 vector data vhdl语言 vhdl
用VHDL语言写数字钟，要有整点报时的 vhdl数字钟参考文献

课程设计任务书课程设计名称 EDA课程设计学生姓名专业班级设计题目多功能数字钟设计一、课程设计目的 1、综合运用EDA技术，独立完成一个课题的设计，考察运用所学知识，解决实际问题的能力；2、结合理论知识，考察阅读参考资料、文献、...

2020-10-08知识23vhdl语言 vhdl vector 数字钟

«1 2 3 4 5 6 ...8 »