vector_ZKX's LAB

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 8位串并转换器VHDL

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zh...

2020-10-19知识22vhdl vector vhdl语言比较器
串并转换vhdl 2位串并转换vhdl程序

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zh...

2020-10-18知识43vector vhdl 二进制代码二进制 vhdl语言
高分求基于VHDL语言设计的数字时钟 vhdl数字时钟

高分求基于VHDL语言设计的数字时钟 -程序（.vhd文件）如下-library IEEE；use IEEE.STD_LOGIC_1164.ALL；use IEEE.STD_LOGIC_ARITH.ALL；use IEEE.STD_LOG...

2020-10-18知识22fpga vhdl语言 vector 时钟信号 vhdl
串并转换vhdl描述求一串并（3位）转换模块参考VHDL源程序；

重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsi...

2020-10-17知识18vhdl vector fpga vhdl语言
串并转换vhdl 基于vhdl的串并转换

基于vhdl的串并转换器首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and c...

2020-10-15知识14vhdl vector vhdl语言 bcd码
vhdl串并转换程序 VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢

基于vhdl的串并转换器 vhdl 循环转换程序 VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1...

2020-10-15知识17源程序 vhdl语言 vhdl vector
基于vhdl的串并转换器 8位串并转换器vhdl语言

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zh...

2020-10-12知识58vhdl语言 vhdl 二进制格雷码 vector
8位硬件加法器VHDL设计 vhdl半加法器

VHDL加法器 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY adder ISPORT(A：IN STD_LOGIC_VECT...

2020-10-11知识25vhdl vector 加法器
vhdl的串并转换程序求一串并（3位）转换模块参考VHDL源程序；

基于vhdl的串并转换器首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and c...

2020-10-08知识41十进制 vector data vhdl语言 vhdl
用VHDL语言写数字钟，要有整点报时的 vhdl数字钟参考文献

课程设计任务书课程设计名称 EDA课程设计学生姓名专业班级设计题目多功能数字钟设计一、课程设计目的 1、综合运用EDA技术，独立完成一个课题的设计，考察运用所学知识，解决实际问题的能力；2、结合理论知识，考察阅读参考资料、文献、...

2020-10-08知识23vhdl语言 vhdl vector 数字钟

1 2 3 4 »