vhdl_第3页_ZKX's LAB

FPGA简易波形发生器基于FPGA的DDS任意波形发生器设计的电路图及程序?

请问下，现在做fpga的多波形发生器，下图的频率控制字是什么啊。谢谢这是DDS（直接数字合成）架构，通过查表法输出数字波形，再通过DAC转换为模拟波形。频率控制字是用来控制查表的步进（即查表地址的间隔），来实现不同频率的输出。DDS的概念...

2020-10-07知识34电路图 fpga vhdl dds
单片机要怎么学习？基于vhdl语言串并转换

通信设计单片机设计？重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std...

2020-10-06知识23单片机 vhdl 系统学习 fpga
vhdl数字时钟代码 VHDL数字时钟完整程序代码（要求要有元件例化，并

急求助EDA技术VHDL基于Quartus2设计数字时钟的程序 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic...

2020-10-06知识18eda vhdl语言时钟信号 vhdl vector
数字信号处理的fpga实现第2版 fpga数字信号处理实现原理及方法这本书怎么样

求《数字信号处理的FPGA实现》的课后习题解答，清华大学出版社出版，刘凌翻译的那本。 FPGA数字信号处理，怎么自学？（信号处理工程师进，新手麻烦和我一起等待答案）本人研究生，现在在上数字信号处理的课，老师留的作业一般都是结合着matla...

2020-10-05知识16fpga vhdl 数字信号处理硬件描述语言
基于FPGA的数字信号处理方向的研究所数字信号处理的fpga实现

与dsp相比用fpga来实现数字信号处理的功能有哪些优缺点基于FPGA的数字信号处理方向的研究所 FPGA的应用比较广泛，作为一种可编程逻辑器件，从基本的逻辑应用，到cpu的设计仿真，FPGA在各方面都得到了广泛的应用。不仅仅是数字信号...

2020-10-05知识20dsp 数字信号处理 vhdl fpga
数电加法器实验基于VHDL 4位加法器的设计

如何培养儿童的创造力和发散思维能力？泻药，这个题我关注很久了，很多学心理学的专家们讲的很好。而我想从一个8岁小女孩的父亲的角度，以及一…labview设计问题。。数字时钟和电子抢答器，网上估计都有现成的，你搜一下。信号发生器，和示波器...

2020-10-04知识13vhdl 加法器
modelsim 信号路径名请问modelsim中输入信号的波形如何设置？

modelsim安装路径问题，文件夹是英文名而且没有空格它不是说空格什么的问题，而是要求你安装在已存在的QII目录下modelsim 中 WAVE窗口中能不能只显示变量名，而不显示路径可以的，在wave窗口左下角有一个黑色的logo，你...

2020-10-02知识156vhdl 仿真软件 modelsim
Ise一位半加法器程序如何评价这个CPU设计？

小白该如何自学软件定义无线电（SDR）？ http：www. taylorkillian.com2013 08sdr-showdown-hackrf-vs-bladerf-vs-usrp.html 翻起来才发现，太长了。觉得这么长就没必要翻...

2020-10-02知识15eda cpld vhdl 软件关系逻辑
vhdl串并转换的输出 VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zh...

2020-10-01知识16vhdl语言 vhdl
数电全加器实验报告组合逻辑电路(半加器全加器及逻辑运算) 实验报告

实验一、半加器、全加器实验报告原发布者：等待期待629实验一、半加器全加器设计实验报告专业班级：学号：姓名：一、实验目的1.初步掌握Quartus开发系统的使用2.掌握原理图的设计方法3．掌握组合逻辑电路的设计方法，理解组合电路的特点二、...

2020-10-01知识56数据选择器全加器 vhdl 原理图

«1 2 3 4 5 6 ...8 »