fpga_ZKX's LAB

FPGA弹载信号控制厂家我想做一个基于FPGA的信号采集并信号处理的系统，如何用一片FPGA来实现啊？其中资源怎么配置呢？

如何用Verilog语言使得FPGA输出一个时钟信号 RAM对于FPGA来说是一段专门的资源，你用寄存器组去实现就太浪费了吧数量小的还凑合可以用两个RAM，输入存到两个RAM里，大部分控制信号都是相同的，只不过输出地址不同而已。我想做...

2020-10-18知识17fpga
fpga中如何进行串并转换 FPGA里差分信号怎么进行串并转换

FPGA里差分信号怎么进行串并转换需要编写对应的FPGA程序噢，当然还有最简单方法，调用IPCORE串并转换核，一般altera和xilinx的都有免费的IPCORE。FPGA里差分信号怎么进行串并转换差分信号是一种IO接口方式百，在F...

2020-10-18知识20fpga
求助，基于FPGA的波形信号发生器，怎么做啊！基于fpga的波形发生器

基于 FPGA的信号发生器求电路图做fpga你还想画图啊，有难度，代码就有基于FPGA的DDS波形发生器可以用modelsim进行功能仿真吗？可以，1.在FPGA中写一个ROM，ROM表用matlab或者C语言写，存成16进制数；2...

2020-10-18知识40fpga 电路图 dds 函数信号发生器
FPGA实现FFT算法过程中的串并转换和并串转换怎么实现？VERILOG fpga串并转换框图

FPGA实现FFT算法过程中的串并转换和并串转换怎么实现？VERILOG FPGA里差分信号怎么进行串并转换差分信号是一种IO接口方式，在FPGA芯片里面一对差分信号对应的是一个bit的数据，而在IO端是有2个IO脚对应的。而串并转换，是...

2020-10-18知识16fpga
高分求基于VHDL语言设计的数字时钟 vhdl数字时钟

高分求基于VHDL语言设计的数字时钟 -程序（.vhd文件）如下-library IEEE；use IEEE.STD_LOGIC_1164.ALL；use IEEE.STD_LOGIC_ARITH.ALL；use IEEE.STD_LOG...

2020-10-18知识22fpga vhdl语言 vector 时钟信号 vhdl
串并转换vhdl描述求一串并（3位）转换模块参考VHDL源程序；

重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsi...

2020-10-17知识18vhdl vector fpga vhdl语言
xilinx FPGA 的时钟管理模块是什么，V5和V6有什么区别？同一参考时钟不同mmcm

vivdo 一个ddr3controller 和2个ddr3controller的区别 DDR3的内存在左边正好第四个颗粒下面有凹处DDR2内存要远一点点还有些内存内存标签也有写着DDR2或DDR3的DDR2内存单面金手指120个（双面24...

2020-10-17知识22pll fpga 时钟频率时钟同步时钟信号
arm主控制器为什么过程控制中控制器以DCS或PLC为主，而非ARM，DSP或者单片机？

关于arm板上的 spi控制器的工作原理典型的SPI控制器由如波特率发生器、主控逻辑、收发缓冲、控制部分等几大部分组成。通常SPI通过4个管脚与外部器件相连：MISO：主收从发管脚，仅由从设备控制；单向数据线；MOSI：主发从收管理，仅...

2020-10-17知识32plc系统 fpga arm处理器 arm芯片 arm嵌入式
基于vhdl的串并转换器 vhdl串并转换

串并转换，是通过什么原理实现的啊？基于vhdl的串并转换器首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下...

2020-10-16知识32fpga vhdl
zynq 7000 pl部份有单独的时钟吗 xadc ip核控制

用FPGA给AD和DA编程的一些问题（verilog）不需要分2113析什么程序。你只要记住，FPGA里面的5261输入输出都4102是以FPGA的芯片为第一人称来讲的。只要记住1653就可以了。通俗讲就是芯片内部往外输出信号就是outp...

2020-10-16知识26xilinx ps fpga zynq 文件头

1 2 3 4 5 6 ...18 »