vector_第3页_ZKX's LAB

用VHDL语言编程遇到超过了寄存器个数怎么解决 vhdl 寄存器最大散出数

用VHDL语言编程遇到超过了寄存器个数怎么解决 LIBRARY IEEE；乘法器USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY mul4 ISPORT(a...

2020-09-27知识12vhdl语言移位寄存器 vhdl vector 数据寄存器
七位串并转换vhdl实现用vhdl语言把八位二进制转换为十进制，怎么输出的是十六进制啊

用vhdl语言把八位二进制转换为十进制，怎么输出的是十六进制啊首先我们要明确我们要干什么。我猜你是想把二进制码转成十进制的BCD码。如果你是这么想的话，那你低估这个问题的复杂程度了。你的程序我仿真的时候有点问题（可能是我的ISE。VHDL...

2020-09-27知识30vhdl语言二进制代码十六进制转换二进制 vector
FPGA中(ad）TLC 549转换代码，可是无论我加多大的时钟，他都只能在复位时变化数据，不能实时更新？？ fpga串并转换代码

FPGA里差分信号怎么进行串并转换需要编写对应的FPGA程序噢，当然还有最简单方法，调用IPCORE串并转换核，一般altera和xilinx的都有免费的IPCORE。重金求基于FPGA的8位串并转换vhdl语言的代码！ library ...

2020-09-24知识14fpga vector
用VHDL设计数字时钟步骤怎样用VHDL语言设计数字钟?

EDA中的数字时钟用VHDL语言怎么做 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.al...

2020-08-11知识17vhdl eda vector 时钟信号 vhdl语言
vhdl串并转换原理用vhdl语言实现8位并转串电路和串转并电路，求大神指导！！急用！！

串并转换，是通过什么原理实现的啊？比如把并行数据转换成串行数据：将四个码元周期均为4s的并行数字信号进行并—串转换，转换后，在一个周期（4s）内，将有4个码元被串行。用vhdl语言实现8位并转串电路和串转并电路，求大神指导！！急用！！ li...

2020-08-11知识17quartus vhdl语言原理图 vector vhdl
基于fpha数字时钟基于FPGA的数字钟的设计

基于FPGA的数字钟的设计靠！你不会是农大的吧！基于FPGA数字时钟设计给你一个八位数码管的程序（VHDL的）。LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UN...

2020-07-26知识24vector ds1302 数字钟 fpga 程序调试
FPGA用VHDL语言写个数字时钟，为什么调时间的按键要个键扫描模块？ vhdl 多功能数字时钟按键

FPGA用VHDL语言写个数字时钟，为什么调时间的按键要个键扫描模块？因为物理按键按下后会产生一个上下抖动的波形，之后才会稳定到高或者低，一般有几十个ms，如果不加按键扫描，直接判断的话，就会进行多次设定。数字钟设计用VHDL语言实现 ...

2020-07-26知识18数字钟 vhdl eda vector
什么是门电路，最基本的门电路有哪些，门电路有何用途 eda串并转换电路

串并转换，是通过什么原理实现的啊？串并转换，是通过VHDL语言原理实现，将一条信息流（假如有8bits）分成两路信号的话，两路同时传输，时间就是原来时间的一半。串并转换定义：把一个连续信号元序列变换成为表示相同信息的一组相应的并行出现的信...

2020-07-26知识20vhdl vector vhdl语言
4 4矩阵键盘控制七段数码管 51单片机4*4矩阵键盘控制数码管显示，下面的程序不能实现？

急求4*4矩阵键盘控制数码管显示！ 51单片机共阳极数码管如果是共阴极数码管则 display()里的P0=0xff；改为P0=0x00；P2=smg_we[a]；改为P2=~smg_we[a]；P0=dsp_code_ca[xians...

2020-07-23知识33num unsigned vector 51单片机 temp
重金求基于FPGA的8位串并转换vhdl语言的代码！ fpga串并转换的v代码

串并转换，是通过什么原理实现的啊？串并转换，是通过VHDL语言原理实现，将一条信息流（假如有8bits）分成两路信号的话，两路同时传输，时间就是原来时间的一半。串并转换定义：把一个连续信号元序列变换成为表示相同信息的一组相应的并行出现的信...

2020-07-23知识16vector fpga

«1 2 3 4 »