vector_第2页_ZKX's LAB

vhdl加法器输出中如何输出进位用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器

求教：用VHDL写一个8位加法器，急！！！建议你添加一个中间变量比如tmp，宽度设置为9bit，然后赋值，tmp，在判断tmp是否大于255，就可以了，或者是你直接判断tmp的最高位是否为1也行如何用四个全加器构成4位并行进位加法器用7...

2020-10-08知识18vector 全加器加法器
FPGA模块说明串并转换 FPGA里差分信号怎么进行串并转换

重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsi...

2020-10-07知识16vector 芯片单片机 fpga
vhdl数字时钟代码 VHDL数字时钟完整程序代码（要求要有元件例化，并

急求助EDA技术VHDL基于Quartus2设计数字时钟的程序 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic...

2020-10-06知识18eda vhdl语言时钟信号 vhdl vector
74LS160组成6进制的电路图及原理？预置数8位移位寄存器

移位寄存器 verilog代码这个程序2113串行输入，5261并行8位输出module yiwei(in，clk，en，clr，set，out)；input en，set，clk，clr；input in；output[7：0]out；...

2020-10-05知识14芯片移位寄存器 vector 门电路
deque循环迭代器删除 [c++] deque<int> 的迭代器的问题

[c++] deque 的迭代器的问题对整数的+是实际的自增操作，对迭代器的+是调用函数（operator+()())；非const左值引用是不能引用右值的，所以下面的语句也是错误的deque；：iterator&iter=v.begin...

2020-10-04知识24c++ 迭代器 vector
java 集合类的使用 java集合类方法

java集合类简单总结，java集合类简单总结方法步骤 1 数据结构：添加删除数据比较多时，适合用linklist-链表基于Array的List（Vector，ArrayList）适合查询，而。java的集合类都有哪些，主要方法查AP...

2020-10-04知识20arraylist 数组 set容器 list vector
for循环代替迭代器 for循环可以遍历一组数据，为何还有迭代器模式？

for循环中有迭代器的话，就不能定义int i=0了么这不是迭代器的问题吧同一语句不可以定义两个变量任何情况下都不可以包括你的逗号这种情况就在外部定义吧for循环可以遍历一组数据，为何还有迭代器模式？什么语言？简单说就是方便简洁呗，什...

2020-10-02知识17vector for循环遍历迭代器
vhdl计数器进位输出用VHDL设计一个带有进位输出端co的6进制计数器当计数器计数值为3和5时

用VHDL语言编写带进位输出的10进制计数器用vhdl程序设计一个60进制（带进位输出）和12进制加法计数器（带进位输出）这是7a686964616fe59b9ee7ad943133326464656460进制：LIBRARY IEE...

2020-10-02知识12程序计数器 vector
基于vhdl的串并转换器串并转换7位vhdl

VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢重金求基于FPGA的8位串并转换vhdl语言的代码！求一串并（3位）转换模块参考VHDL源程序； library IEEE；use IEEE.STD_LOGIC_116...

2020-09-28知识28vhdl语言 vhdl vector
FPGA实现FFT算法过程中的串并转换和并串转换怎么实现？VERILOG FPGA串并转换模块

用FPGA给AD和DA编程的一些问题（verilog）不需要分2113析什么程序。你只要记住，FPGA里面的5261输入输出都4102是以FPGA的芯片为第一人称来讲的。只要记住1653就可以了。通俗讲就是芯片内部往外输出信号就是outp...

2020-09-27知识16芯片 fpga 单片机 vector

«1 2 3 4 »