vivdo 一个ddr3controller 和2个ddr3controller的区别 DDR3的内存在左边正好第四个颗粒下面有凹处DDR2内存要远一点点还有些内存内存标签也有写着DDR2或DDR3的DDR2内存单面金手指120个（双面240个），缺口左边为64个针脚，缺口。
在xilinx的fpga芯片中有的pin是Clock Capable I/Os，这个到底是干嘛的，什么意思呢 IO是FPGA中的资源。有的IO就是专门用来做时钟输入输出的，有的可以做为差分使用。有些地方如果你不按要求分配IO就会出错。比如V6上MMCM要求时钟输入的管脚就必须得是Clock Capable I/Os。
fpga中如何利用gpio实现复位？ 技巧1：当驱动触发器的同步 SR端口时，每个时钟域都需要全局复位的局部版本，并与该时钟域同步。技巧2：复位桥接电路实现了一种安全的机制，可以同步地对异步复位取消断言。使用复位桥接电路，每个时钟域都需要全局复位的局部版本。技巧3：在对 FPGA 的全局复位取消断言之前，确保由 MMCM 或PLL 生成的时钟是稳定且被锁定的技巧 4：高电平有效复位能够实现更高的器件利用率，并可改善性能技巧 5：依靠 GSR 提供的内置初始化功能，同时对设计中能够自动启动的部分进行显式复位，这种综合法能够带来更高的利用率和性能。
FPGA时序约束找不到该约束的点怎么办？ FPGA时序约束时，虽然inputs和outputs能轻易找到，但是在时序约束的界面里找不到我在各层次定义的pins（…
