-
![verilog正弦波形发生器]()
verilog正弦波形发生器
基于FPGA的DDS任意波形发生器设计的电路图及程序? 楼上这东西还需要你来写阿？已经是现成的DDSIP 核了。这个东西最好是外接一个DDS芯片最方便了。AD9850 模块自己买一个好了，然后和FPGA连接后只需要控制它就行了。简单吧。谁有...
-
![fpga 内部ram存储控制字]()
fpga 内部ram存储控制字
FPGA内部RAM有什么用? FPGA内部的RAM或者双口RAM和外挂的功能一样，都是拿来百存储数据的。放在FPGA内部的好处就是减少了读写的延时，使得数度据读写速度更快。FPGA经常被拿来做一些数据处理，需要处理的数据从外部送入FPGA，...
-
![vhdl语言设计数字时钟]()
vhdl语言设计数字时钟
急:EDA用VHDL语言设计多功能数字时钟...要求外加控制信号1HZ,可整点报时. 用一个计50000的计数器，当计数器为0的时候，计数器为50000，输出反向。那么输出就是1Hz 答案补充原理图很简单答案补充恩，我说一下思路，就是当你设...
