急:EDA用VHDL语言设计多功能数字时钟...要求外加控制信号1HZ,可整点报时. 用一个计50000的计数器，当计数器为0的时候，计数器为50000，输出反向。那么输出就是1Hz 答案补充原理图很简单答案补充恩，我说一下思路，就是当你设...
