PLL时钟频率是什么意思 是一块芯片！他控制CPU外频！笔记本超频以前除了硬改！就是用PLL超频了！
FPGA如何把模拟时钟同频率的转换为数字时钟，不使用PLL 哈哈，这简单。那就需要你考虑时钟质量的要求了，FPGA的管脚本身就带有电平判决功能，因此你将模拟信号输入到FPGA管脚。
什么是PLL？ PLL有什么作用？
用FPGA自带的锁相环(PLL)配置两个时钟是出问题了，求解答？？？？？ 首先要看你的哪家的FPGA，XILINX和ALTERA的PLL不一样。XILINX的时钟管理模块有DCM和PLL组成，DCM是全数字的，而PLL是模拟的。一般频率合成用数字的DCM来实现，因为非常灵活，Fout=Fin*M/D，M 和D可以在1到32之间任选。而PLL的应用更灵活，Fout=Fin*M/(D*O)，其中M：1~64，D：1~52，O：1~128。如果你用一个PLL或者DCM来输出两个不同频率的时钟，就涉及M、D、O几个参数的选取了，有可能170M的时钟已经限定了参数的选取范围，导致150M的时钟不能精确。具体还是看下你FPGA型号的数据手册。
如图，为何PLL1的输出时钟频率被多除了个2？ 因为你傻呀，这个是额外多出来得
怎么样才能让STM32输出PLL时钟 时钟配置2113的话，你可以5261先想好自己的程序里面需要用到哪些外4102设，然后根据时1653钟树打开相应的外设时钟就行了。我这里给你一个一般的时钟配置的子程序吧：void rcc_configuration（void）{ErrorStatus HSEStartUpStatus；定义变量HSEStartUpStatusRCC_DeInit（）；RCC重新配置RCC_HSEConfig（RCC_HSE_ON）；打开HSE时钟HSEStartUpStatus=RCC_WaitForHSEStartUp（）；读入RCC状态if（HSEStartUpStatus=SUCCESS）/HSE时钟稳定{FLASH_PrefetchBufferCmd（FLASH_PrefetchBuffer_Enable）；Flash预取缓冲使能；FLASH_SetLatency（FLASH_Latency_2）；72MHz运行时，Flash需要等到2个周期；RCC_PLLConfig（RCC_PLLSource_HSE_Div1，RCC_PLLMul_9）；使用外部时钟的9倍作为PLL时钟；RCC_PLLCmd（ENABLE）；使能PLL；while（RCC_GetFlagStatus（RCC_FLAG_PLLRDY）=RESET）/等待PLL时钟稳定；{}RCC_SYSCLKConfig（RCC_SYSCLKSource_PLLCLK）；把系统时钟切换到PLL时钟；while（RCC_GetSYSCLKSource（）。0x08）/判断PLL是否是系统时钟{}}下面这个是总线上的时钟配置：RCC_HCLKConfig（RCC_SYSCLK_Div1）；主时钟为72MHzRCC_PCLK2Config（RCC_HCLK_Div1。
