fpga波形发生器 答辩提问 用verilog在fpga上实现： 10k~100khz正弦波，三角波，锯齿波波形发生器(基于d

用verilog在fpga上实现： 10k~100khz正弦波，三角波，锯齿波波形发生器(基于dds原理，每按一次频率加10khz)，波形可选，并在VGA上显示波形，求求各位大佬 。请问下，现在做fpga的多波形发生器，下图的频率控制字是什么啊。谢谢 这是DDS（直接数字合成）架构，通过查表法输出数字波形，再通过DAC转换为模拟波形。频率控制字是用来控制查表的步进（即查表地址的间隔），来实现不同频率的输出。DDS的概念是很流行的，楼主可以自己搜一搜相关的文章，很容易懂的。求论文一篇：FPGA的任意波形发生器，可以产生正弦波、方波、三角波、锯齿波。有原理图和程序。 留下邮箱 我给你程序~波形发生器 fpga 用matlab画一个波形，将导出的波形文件该为后缀为.coe的文件，在ise中生成rom的IPcore，再调用.coe文件，接下来写一个地址发生器直接读取rom的数据就ok基于FPGA的波形发生器设计答辩中会提到什么问？基于FPGA的波形发生器设计答辩中会提到什么问题？谁有基于FPGA的多波形发生器的Verilog语言源程序？不是VHDL源程序！module sine(clk，Txen，rst1，rst，addr)；input clk，/clock input Txen，rst1；active-low reset output reg。求助：基于FPGA的多波形信号发生器设计 目 录引言 31绪论 61．1电子设计自动化（FPGA）发展概述 61．1．1 FPGA的基本概念 61．1．2 FPGA技术的发展历史 61．1．3 FPGA技术的发展趋势 81．1．4 FPGA技术的应用现状 91．1．5 FPGA工程的设计流程 101．2 基本工具软件介绍 131．2．1用高级语言设计电路的流程 131.2.2 使用CPLD和FPGA的优缺点对比 141．3 MAX+plus II 162多波形信号发生器简介 192．1信号源的分类和作用 192．2普通函数发生器的主要指标 202．3任意波发生器的主要指标 223多波形信号发生器的设计方案 253.1设计任务与要求 253.2信号发生器的设计方案 254多波形信号发生器VHDL设计 264.1总体方案图 264.2总体模块设计 264.3详细模块设计 274.3.1分频器模块 274.3.2波形输出模块 304.3.3选择器件和程序下载 365结论 40致谢 41参考文献可以帮助你的这个题目！求论文一篇：FPGA的任意波形发生器，可以产生正弦波、方波、三角波、锯齿波。有原理图和程序。100分悬赏 我有！

#fpga#源程序