JTAG加载出现FPGA CONF_DONE pin failed to go high，是什么问题啊 首先，CONF_DONE引脚是通过外部上拉电平，而不是FPGA芯片输出高电平。FPGA芯片只在你烧写配置文件时通过内部强制拉低，然后配置成功后释放引脚，这时引脚可以被外部上拉电平拉高。以上分析可以得出如下两种情况的结论：1、你的板子上FPGA芯片这个CONF_DONE有没有按照芯片资料上推荐的接一个10k的电阻到VCCPGM。如果没有这个上拉电平，CONF_DONE肯定是不可能在配置完成后变高的2、是比较悲剧的情况，就是芯片的这个引脚由于你的不规范操作被击穿，引起芯片内部一直拉低这个引脚。这时候就得换芯片了。
FPGA的原理是什么，为什么写了代码之后他就可以生成相应的逻辑？ https：// zhuanlan.zhihu.com/p/78 218055 1.软件是将01编码翻译出来再去控制一个运算电路，FPGA里面没有这些东西 2.FPGA内部主要三块：可编程的逻辑单元、可编程的连线和可。
fpga是什么意思？ FPGA 开放分类：IT、电子、IC、VLSI FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。。
如何评估zynq7000的功耗 Zynq系列是赛灵思公司（Xilinx）推出的行业第一个可扩展处理平台，旨在为视频监视、汽车驾驶员辅助以及工厂自动化等高端嵌入式应用提供所需的处理与计算性能水平。该系列四款新型器件得到了工具和IP 提供商生态系统的支持，将完整的 ARM？ Cortex？-A9 MPCore 处理器片上系统（SoC）与 28nm 低功耗可编程逻辑紧密集成在一起，可以帮助系统架构师和嵌入式软件开发人员扩展、定制、优化系统，并实现系统级的差异化。实际上，Zynq就是两大功能块：双核Arm的SoC和FPGA。根据Xilinx提供的手册，PS：处理系统（Processing System），就是与FPGA无关的ARM的SOC的部分。PL：可编程逻辑（Progarmmable Logic），就是FPGA部分。这有点像xilinx以前推出的powerPC+FPGA平台。下图为官方文档中介绍的ZYNQ内部结构。从图中可以看到，ZYNQ的绝大多数外设都是PL逻辑部分相连，比如说GPIO，IIS，XADC等等，所以如果我们要使用这些外设的话必须在PL逻辑部分对其进行配置。OK，下面我们就以一个简单的例子来看看如何使用PL和PS进行交互。在下面的例子中，我们通过设置8个开关来对应点亮8个LED灯。首先打开XPS，由于XILINX内部已经帮我们做好了GPIO部分的IP核，所以我们只需要直接使用。
关于 赛灵思 软件仿真VHDL语言的一个问题 我看着好像意思是有一个同步的置位。一般的reset信号都是异步的。很少用同步的复位。如果你确实是想要同步复位，那不用管这个warn。可能你的原本意思也是异步复位，但是你的代码中写错了。一般的同步复位就是process的敏感变量中没有reset。
CPLD与FPGA的FPGA 它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言（Verilog 或 VHDL）。
