verilog串并转换 testbench FPGA中verilog里边test bench怎么用？

FPGA中verilog里边test bench怎么用？我目前会写个小的出来，但不知道在哪里用？在哪里编辑？还用不用画输入波形？求这方面材料或你的解答。FPGA中verilog里边test bench怎么用？ 用在modelsim仿真里边，...