-
![循环显示控制器的设计（用quartusII） 三层电梯控制器quartus]()
循环显示控制器的设计（用quartusII） 三层电梯控制器quartus
Quartus II 7.0 仿真时，怎么显示正弦波波形图 clear all；fid=fopen('e：\box\DDS_BOLOCKFM2.tbl'，'r')；读取.tbl文件模糊控制器 data=fscanf(fid，'%s')；把....
-
![xilinx sram控制器核 某SRAM芯片，其容量为1M*8位，除电源和接地端外，控制端有E和RW，该芯片的管脚引出线数目是？ 想问一下具体的算法]()
xilinx sram控制器核 某SRAM芯片，其容量为1M*8位，除电源和接地端外，控制端有E和RW，该芯片的管脚引出线数目是？ 想问一下具体的算法
某SRAM芯片的存储容量为64k*16位，该芯片的地址线和数据线数目为多少？ 64k=2的16次方，所以是16根地址线，后面*16就直接是数据线的根数，所以是16，16.你看的那道题的答案有可能是错的，答案是不是给你16.6啊PC机在使用过...
-
![quartus ii 数字时钟 Quartus_II_仿真时时钟周期怎样设置成特别小的状态，如下图的仿真]()
quartus ii 数字时钟 Quartus_II_仿真时时钟周期怎样设置成特别小的状态，如下图的仿真
quartus ii 波形调试时怎样将时钟脉冲调为1khz Time Period，Time offset，Duty cycle，分别是时钟周期，时钟偏移和占空比时钟1KHz你就把Period改成1 ms；Offset 0；Duty cyc...
-
![quartus II波形发生器 求助~quartus II 做LPM-ROM波形发生器生成的波形数据不对怎么回事？]()
quartus II波形发生器 求助~quartus II 做LPM-ROM波形发生器生成的波形数据不对怎么回事？
求助~quartus II 做LPM-ROM波形发生器生成的波形数据不对怎么回事？ 哪里不对？你的address都没有增加，输出当然不会变了你已经有其他模块文件命名了lpmrom了，再命名bdf文件这个，不就冲突了吗quartus ii 如...
-
![谁有quartus2软件详细使用教程？还有是否有verilog程序的不同阶段的事例程序教程？谢谢啦 quartus 2数字时钟verilog]()
谁有quartus2软件详细使用教程？还有是否有verilog程序的不同阶段的事例程序教程？谢谢啦 quartus 2数字时钟verilog
如何快速入门Verilog和Quartus？ 知乎https：www.zhihu.comquestion3489 90787 最后推荐一本教材：数字设计和计算机体系结构 这东西入门不是本科课程么？为啥我本科就开课 了，还是说这个就该研究生开...
-
![怎么设计数字时钟（FPGA） 数字时钟清零怎么做]()
怎么设计数字时钟（FPGA） 数字时钟清零怎么做
quartus 数字时钟分频器仿真怎么设置时钟信号 您好，是这样的：先把您要设置的信号点一下，找到个像时钟一样的按钮，再点一下，然后设置的对话框就弹出来了。您这个仿真里面用时钟周期要用ns（纳秒）做单位，设成几十。设计一个数字时钟电路.要求...
-
![quartus对路径名要求 Quartus II TimeQuest Timing Analyzer里面，各路径名一片红是怎么回事，时序不收敛吗？]()
quartus对路径名要求 Quartus II TimeQuest Timing Analyzer里面，各路径名一片红是怎么回事，时序不收敛吗？
quartus 怎么打开testbench 1、打开quartus ii，Tools菜单下Options项，General中EDA Tool Options，指定Modelsim的路径，比如C：\altera\11.0\modelsim_a...
-
![Quartus II软件的宏功能模块lpm_rom，查表的方式设计一个实现两个3位有符号数减法电路，进行编译和仿真。 lpm宏功能模块有什么特点6]()
Quartus II软件的宏功能模块lpm_rom，查表的方式设计一个实现两个3位有符号数减法电路，进行编译和仿真。 lpm宏功能模块有什么特点6
quartus ii 9.0 没有宏功能模块 在library列表下面 megafunction中找lpm是什么意思 两重含义：1、LPM（FPGA参数化模块库）：LPM即参数化模块库(Library of Parameterized Mo...
-
![quartus原理图输入计数器设计 Quartus II 如何分配数据管脚]()
quartus原理图输入计数器设计 Quartus II 如何分配数据管脚
用161和20设计7进制计数器 说明原理 画出逻辑图 本计数器使用的是反馈归零法。计数到7时，三输入与非门74HC10的三个输入全部是1，输出0，给74HC161的清零端，161芯片被清零，于是该显示7时显示的是0，而整个计数过程从0开始，...
-
![求用硬件描述语言写的数字时钟程序？在Quartus II中执行 数字时钟 quartus]()
求用硬件描述语言写的数字时钟程序？在Quartus II中执行 数字时钟 quartus
急求EDA 基于Quartus2设计数字钟的各个模块详细程序！原理图 对不起，我不知道，你问别人吧…求大神帮忙用quartus设计一个数字时钟，有清零置数。校时校分功能，整点报时。要能调试成功的 quartus设计一个数字时钟，有清零置数。...
