如何快速入门Verilog和Quartus？ 知乎https：//www.zhihu.com/question/3489 90787 最后推荐一本教材：数字设计和计算机体系结构 这东西入门不是本科课程么？为啥我本科就开课 了，还是说这个就该研究生开课。
clk时钟频率怎么设定？使用quartus进行FPGA开发时，verilog语言中经常会有clk 没看懂什么意思？硬件系统中的时钟频率，是根据硬件系统实际需要的工作速度来设定的。对于高速处理系统，需要采用较高的时钟频率，负责来不及处理信息；。
请教一下quartus2怎样用verilog写代码，用FPGA产生正弦波？不能生成完全模拟的正弦波，只能产生数字化的波形。可以通过ROM实现，时间信号作为地址输出，输出正弦信号
如何用Quartus II 仿真Verilog语言 1、软件是不自知带仿真器的，要借用modelsim来仿真2、HDL设计的一般步骤是：程序输入-编译-仿真-综合-适配-下载道3、仿真非常有用，它能检测所输入设计是否能回达到所要设计的目标，即电路的逻辑功能是否正确答，这也是电子设计自动化的优势，应该养成仿真的习惯。
