-
真心求学!求问一个verilog32位整数除法器算法的数学推导 verilog求余数
verilog 关于余除(取模) '%' 的问题 初学不懂啊!的第二个操作数只能是2,4,8吗?我%的第二个操作数我用其他的数,编译器都报错。比如12%6,12%10,12%5. 是verilog语法这样规定的,还是怎么样啊?。vhdl语言...
verilog 关于余除(取模) '%' 的问题 初学不懂啊!的第二个操作数只能是2,4,8吗?我%的第二个操作数我用其他的数,编译器都报错。比如12%6,12%10,12%5. 是verilog语法这样规定的,还是怎么样啊?。vhdl语言...