同步进位输出端 1.用74LS160同步置数法设计同步7进制计数器

用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器 我写了一个，k是控制置数的，en是计数使能，clr是清零，下面附上了我的仿真波形图。。用verilog hdl编写同步模5计数器程序，有进位输出和异步复位...