eda74ls191加法计数器23进制加法电路图。 eda进位输出的代码

用VHDL语言设计8位加1计数器，该计数器含有异步清零端，计数使能端和进位输出端。library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；。求哪位大神帮我写...