谁可以用vhdl语言编写一个七十一进制带进位的计算器啊？帮帮忙哦！急用，谢谢咯！ 进位输出端VHDL

求教：用VHDL写一个8位加法器， 建议你添加一个中间变量比如tmp，宽度设置为9bit，然后赋值，tmp谁可以用vhdl语言编写一个七十一进制带进位的计算器啊？帮帮忙哦！急用，谢谢咯！ library ieee；use ieee.std_...