用FPGA自带的锁相环(PLL)配置两个时钟是出问题了，求解答？？？？？ fpga参考模拟时钟

xilinx FPGA 的时钟管理模块是什么，V5和V6有什么区别？ Virtex-5 时钟管理模块CMT能提供非常灵活的高性能时钟控制。每个 CMT 包含两个 DCM和一个 PLL。DCM位于 CMT 模块当中。每个 CMT 模块包含两个...