74160的进位输出我看书上都标在C，那74LS161标在哪里呢 74LS161是二进制同步计数器，进位输出信号C是在QA，QB，QC，QD都是高电平时C高电平.下一计数脉冲内上升沿，都变为低电容。
数字电路 74160计数器 数字电路的 74160计数器，是10进制计数器，进位端C采用的是超前进位方式，就是你说的不是计10个脉冲进位而是9个脉冲就进位了。进位的目的是向高位进位，使高位加1计一个数。而74160采用超前进位就是为了实现多位计数器级联组成同步计数器，就是多个计数器用同一个时钟信号，只有这样超前进位才可以。按你说的计10数再进位，那只能组成异步计数器。用下面两位计数器为例说明，当个位计数器为0~8时，C=0，（图中是RCO=0）加到十位的EN=0，十位计数器停止计数。第9个脉冲到来后，C=1，十位的EN=1，允许计数。但第9个时钟到之前，因十位不允许计数，所以，第9个脉冲到来时，并不计数。而是第9个脉冲过去以后才有EN=1的，才允许计数，但是第9个脉冲已经过去了，所以，是不会计数的。但第10个脉冲到来时，个位回0，关键是十位允许计数了，就加1了，实现个位向十位的进位，是在第10个脉冲（注意两个计数器用同一个时钟信号）到来时，十位加1，个位回0的。做到了同步计数。个位回0后，C=0，十位又不允许计数了。如此循环计数。
数电问题：图是74160改为6进制计数器的原理图，进位为什么要放到Q2上，这样不到六就进位了呀！ 因为六进制的预置零发的状态图是0000-0101共六个状态，而74LS160进位端的触发条件(计数进位)是1001到0000跳变是Q3端的下降沿，显然六进制是不会到达这个状态的，所以要另选。
