用D触发器几门电路设计一个1位十进制计数器 D触发器只能构成二进制数，对应的1位十进制数就是 1001=9（0000=0）；所以需要四个D触发器来构成十进制计数器，如74LS175、375等等就是4D触发器芯片，也可以采用CD4013-双7a686964616fe78988e69d8331333431353964D触发器芯片来构造电路。他们都有复位端，通过通过逻辑门电路检测 1010出现时（就是这两个位是1时）产生复位信号，复位到 0000。扩展资料：电子计算机自诞生以来，其工作原理一直采用二进制形式，在日常中人们习惯于使用十进制数，在与二进制计算机进行人机对话时，机内需要将十进制与二进制之间反复进行转换，造成其资源浪费。因此，研制十进制计算机是必要的。如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。此外，也经常按照计数器的计数进制把计数器分为二进制计数器。
用4位并行加法器74283和适当的门电路设计一个加/减运算电路.当控制信号M=1时，电路实现两输入信号相加，当控制信号M=0时，电路实现两输入信号相减. 加的用and门，减的用or门就可以了
如何利用一位二进制全加器电路实现多位二制加法器的设计？ 把多个一位全加器级联后就可以做成多位全加器。依次将低位全加器的“进知位输出端”接到高位全加器的“进位输入端”就可以。最终的结果是由最高位全加器的“进位输出端”和每一位全加器的“本位和输出端”组成，从高位到低位依次读出。比方说四位二进制加法器，结果就是五位数。全加器是用门电路实现两个二进制数道相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。扩展资料：二进制加法器的原理：要实现32位的二进制加法，将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是回由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。相关组成：加法器由一个加法位和一个进位位组成。进位位可以通过与门实现。加法位需要通过或门和与非门组建的异或门（需要与门将两个逻答辑门连接）实现。4、将加法位和进位位连接，实现加法位输出和进位位输出。参考资料来源：-一位全加器参考资料来源：-二进制加法器
