FPGA在高速数据采集方面应该如何入门。？ 比如ADC的核心指标（SINAD，ENOB等），推荐一篇相关文献 http：//www. analog.com/media/en/tra ining-seminars/tutorials/MT-003.pdf，还有和高速采集密切相关的时钟问题，。
FPGA为什么具有高速采集功能？ fpga芯片能实现多路逻辑的并行输出，同时对一些频道的外部事件的响应可以快速响应。这些在单片机，dsp等处理器芯片上实现是比较困难的。处理器需要一条一条执行程序并给出逻辑输出电平，并发应差。同时对于频道的外部时间的响应，中断响应还是太慢了。高速数据采集系统广泛应用于军事、航天、航空、铁路、机械等诸多行业。区别于中速及低速数据采集系统，高速数据采集系统内部包含高速电路，电路系统1/3以上数字逻辑电路的时钟频率>；=50MHz；对于并行采样系统，采样频率达到50MHz，并行8bit以上；对于串行采样系统，采样频率达到200MHz，目前广泛使用的高速数据采集系统采样频率一般在200KS/s~100MS/s，分辨率16bit~24bit。
请问 设计高速数据采集系统，重点是什么？？ 望指点 速度和精度就看你用什么样的AD了，还有前端的调理电路，AD的采样率、有效位数是比较重要的指标，不知道你说的高速采集速度要多高，1G的2G的3G的4G的芯片都有，直接去国半网站上看吧，安捷伦的示波器单片采样80G的都有了，有兴趣可以去买个示波器拆下来看看设计电路的时候，AD的时钟、电源这些得要注意，还有输出的基本应该都是高速差分对，连到FPGA的时候走线长度得注意，其他什么高速信号的信号完整性什么的就不啰嗦了。随便说说，希望不会误导你，有错的楼下给说一下
