74LS192的引脚及具体功能 以上为74ls192的引脚。以下为功能：P0、P1、P2、P3为计数器输入端，为e5a48de588b662616964757a686964616f31333365666265清除端，Q0、Q1、Q2、Q3为数据输出端。74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，拓展资料：74ls192应用电路本电路复杂程度为55个等效门。本电路通过同时触发所有触发器而提供同步操作，以便在使用控制逻辑结构时，输出端的变化可相互重合。本工作方式避免了一般用异步（行波时钟）计数器所带来的计数输出的尖峰脉冲。四个主从触发器的输出端，由两计数（时钟）输入之一的“低”到“高”电平的过渡而被触发。计数方向在其它计数输入端为“高”时，由脉冲的计数输入端所定。本电路为全可编程的，当置数输入为“低”时，把所希望的数据送入数据输入端上，来把每个输出端预置到两电平之一。输出将符合独立于计数脉冲的数据输入的改变。该特点可使电路以预置输入而简单地更改计数长度，用作N模数分频器（除法器）。清零输入在加高电平时，迫使所有输出端为低电平。清零功能独立于计数输入和置数输入。清零、计数和置数等输入端都是缓冲过的，它降低了驱动的要求，这就可减少为长字所要求的时钟驱动器数等等。。
关于计数器74LS192的问题 1、74LS192作加法计数时，CPU，CPD分别应接什么？2、74LS192作加法计数时，设CPU频率为1Hz，则十个脉冲中，为低电平的时间为多少？。
例题中用74LS192设计一百进制计数器用的是并行进位方式，用74LS90设置25进制计数器用的是串行进位方式，有什么区别吗~ 并行进位方式实际上就是同步计数，串行进位方式实际上就是异步计数，同步计数各触发器时钟信号均为系统时钟，异步计数各触发器时钟信号分别为上一个触发起的同向输出或反向输出端，具体的看你的时钟方程。（刚刚没有登录，希望对你有用）
