如何用74138译码器和与非门同时实现全加器和全减器 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。现在写出全加器和3-8译码器的综合真值表：（A/a，B/b，C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS：假定译码器的输出为高电平有效。
用异或门和与非门设计一位全减器 全减器是2113两个二进制5261的数进行减法4102运算时使用的一种运算1653单元。仅适用异或回门和与非门答设计全减器方法如下：输入：A为被减数，B为减数，Cin为低位向本位的借位。输出：S为本位的差，CO为本位向高位的借位。原理：最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。扩展内容：全加器是能够计算低位进位的二进制加法电路。与半加器相比，全加器不只考虑本位计算结果是否有进位，也考虑上一位对本位的进位，可以把多个一位全加器级联后做成多位全加器。如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。仅适用异或门和与非门设计全加器方法如下：输入：A为被加数，B为加数，Cin为相邻低位来的进位数。输出：Sum为输出本位和。进位输出：Cout为相邻高位进位数。
用异或门和与非门设计一位全加器电路 具体如下图： 其中，一位全加器(FA)的逻辑表达式为： S=A⊕B⊕Cin Co=(A⊕B)Cin+AB 其中A、B为要相加的数，Cin为进位输入；S为和，Co是进位输出。如果要实现多位加法可以。
