什么是声压级的叠加、修正 (1)声压级的叠加 ①声压级相同的声音的叠加。不能将声压级做简单的算术相加，能进行叠加运算的只能是声音的能量，利用能量的相加进行声压级运算。当N=2，即声压级相同的两。
求解一题噪声叠加问题 按照《声环境影响评价技术导则》、《工业企业厂界噪声评价标准》、确定的噪声计算方法：以含两个噪声源的厂房为中心，定义为点源，不考虑厂房围墙、窗户的阻挡影响的前提下，其计算公式：1.两个噪声源噪声级叠加值：LdB.
噪声容限的举例 一条数字电路中的电压也许被设计在0.0和1.2v之间变化，任何在0.5v以下的电压被认为是逻辑‘0’，而任何在0.7v之上的电压被认为是逻辑1。然后0的噪声容限是电压值在0.5v以下的信号，并且‘1’的噪声容限是电压值在0.7v以上的信号。通俗点讲就是，整个电路所容许的噪声极限。TTL 电路额定高电平和低电平分别是2.4v和0.4v，最小可识别电平（即临界可识别电平）是2v和0.8v。即系统本身高电平识别是2.4v，但若一个信号受噪声叠加后呈现是2v的电压，此时也可识别为高电平；低电平额定识别是0.4v，若一个信号受噪声叠加后呈现0.8v的电压时，也可以识别出是低电平。TTL的高低电平的噪声容限都是0.4v，这说明叠加在信号电平上的容许的噪声摆幅/抖动在小于0.4v时，是对逻辑的正确识别没有影响的，噪声容限就是容许的叠加在信号电平上的噪声幅值裕度，在噪声容限之内的噪声信号是可以容许的，不影响正确识别。噪声容限是 0.4v，就是说可以容许信号电平上有叠加上小于0.4v裕度的噪声。在这种情况下噪声容限没有被测量作为绝对电压，没有比率。CMOS芯片的噪声容限比TTL通常大，因为VOH是离e799bee5baa6e58685e5aeb931333361303066电源电压较近，并且最小值是离零较近。在通信系统。
