数字电路与系统的（版本） 韩振振 主编 本书是由具有多年丰富教学和实践经验的高校教师编写，密切结合实际，概念清晰，结构合理，重点突出，便于教学和学习。本书内容包括数字电路基础、集成逻辑门、组合逻辑电路、触发器、时序电路、存储器和可编程逻辑器件、脉冲波形产生和定时电路、数模和模数转换电路、数字系统设计举例等，各章附有习题和答案。本书可作为高校电子信息、计算机及自动化类等专业的教材和教学参考书，也可作为具有中等文化程度的工程技术人员和感兴趣的读者的自学读物。第1章 引言用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。1.1 数字电路和数字系统1.2 数字逻辑和逻辑代数1.3 数字集成电路和器件第2章 数字逻辑基础逻辑运算又称布尔运算 布尔用数学方法研究逻辑问题，成功地建立了逻辑演算。他用等式表示判断，把推理看作等式的变换。这种变换的有效性不依赖人们对。
什么是AES/EBU数字输出接口 一种通过基于单根绞合线对来传输数字音频数据的串行位传输接口。无须均衡即可在长达100m的距离上传输数据，如果均衡，可以传输更远距离。它提供两个信道的音频数据（最高24。
抖动限值是什么 抖动限值是数字复接设备的一个重要指标，允许输入信号所含有的最大相位抖动。该指标和下列因素有关：输入接口电路的性能、时钟提取电路的抖动传递特性、复接缓存器的容量和。
求一种基于FPGA的时钟数据恢复电路的设计实现数据恢复？ 一种基于FPGA的时钟数据恢复电路的设计实现摘要：设计了一种利用FPGA的可编程输入延时单元（IDELAY）和锁相环输出同频多相时钟结合的8倍过采样高速时钟数据恢复电路。。
