74LS161芯片的介绍与作用 74ls161引脚图与管脚功能表资料74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵62616964757a686964616fe59b9ee7ad9431333264643165活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：引脚图>；管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC.(TC=Q0？Q1？Q2？Q3？CET)输 入 输 出CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q00 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 01↑0 Ф Ф d c b a d c b a1↑1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q01↑1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q01↑1 1 1 Ф Ф Ф Ф 状态码加1功能表>；从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0？Q1？Q2？Q3？CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成。
如何使用74LS161和74LS00设计九进制计数器，跪求，详细点，谢谢 用74LS161和74LS00设计九进制计数器，就利用计数到9（即Q3Q2Q1Q0=1001）的状态产生一个复位信号，用Q3Q0的两个高电平经与非门74LS00输出复位信号。加到74LS161的MR（或叫CR）端，使计数器回0，实现改制。但9的状态是看不到的，最大数是8。下图就是逻辑图，也是仿真图，你可以不画数码管，那是为了显示仿真效果的。
谁知道用74LS161设计数字钟（可校时），怎么弄？ 数字电子技术32313133353236313431303231363533e59b9ee7ad9431333337393439基础大作业一、设计任务利用所学的数字电子技术基础知识，查阅相关资料和文献，试设计一数字钟电路。二、设计条件基于Multisim仿真软件设计与调试。三、设计要求① 时间以24小时为一个周期；② 显示时、分、秒；③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④ 要求针对你的设计写出你的设计实现过程；⑤ 可以自己在此基础上增加功能。四、完成时间：（1）完成截止时间：2009年6月21日；（2）需交材料：设计文档和实现的Multisim仿真文件（发到教师邮箱，文件名：学号_姓名）1/10可供参考的设计内容（12小时周期）（设计不局限于以下思想和器件）1.设计思想：数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，而小时的12进制可以采用74LS191的十进制计数器和D触发器来产生计数和。
74LS161用反馈清零法设计一个六进制计数器(要有连线图) 给你个参考六进制计数，就是 Q3Q2Q1Q0=0000-0101，当计数器继续计数到 Q3Q2Q1Q0=0110时，便产生复位信号，使输出结果回到 0000；
