fpga中的串并转换意义 请教“FPGA+DSP构架”具体是什么意思？

FPGA里差分信号怎么进行串并转换 差分信号是一种IO接口方式百，在FPGA芯片里面一对差分信号对应的是一个bit的数据，度而在IO端是有2个IO脚对应的。而串并转内换，是在FPGA里面实现的，也就是说，每对差分信号就是对应一个bit数据，通容过CLK驱动来串并转换。串并转换，是通过什么原理实现的啊？ 串并转换，是通过VHDL语言原理实现，将一条信息流（假如有8bits）分成两路信号的话，两路同时传输，时间就是原来时间的一半。串并转换定义：把一个连续信号元序列变换成为表示相同信息的一组相应的并行出现的信号元的过程。串并转换应用学科：通信科技（一级学科），通信原理与基本技术（二级学科）。请教“FPGA+DSP构架”具体是什么意思？ 楼上解释的都是些什么啊，还是09年的问题了。我做了一段时间的DSP+FPGA架构板卡了，这个架构的原理是用FPGA来扩展DSP的外部模块。你要知道，很多芯片的逻辑功能，DSP是没有硬件模块去控制的，如果用DSP自己产生时序去控制那些芯片，在高速设计里，会有很多的障碍，通常采用FPGA产生标准的时序去驱动那些外部芯片，我们在FPGA里写入控制外部芯片的各种逻辑模块，再通过DSP的EMIF总线和DSP连接，这样的话，DSP就多了很多“外部模块”，同样可以通过读写寄存器地址的方式来通过FPGA读取外部芯片的数据。相当于DSP只需要读某个EMIF的地址，其实就是一条赋值语句，再等一小会儿（或者更复杂的收到判断），就可以通过FPGA将外部芯片的数据读回到DSP里。说明白点，就是把一个写好模块的FPGA“塞进”DSP里，成为DSP的一部分，DSP就可以通过FPGA方便地读取外部芯片的数据。DSP换成其它处理器也可以，只是DSP的数据运算能力是处理器中最强的，如果是需要运算的场合，就要用DSP，如果只是功能控制，ARM、PPC等处理器也可以配合FPGA。FPGA 为什么用 GTX_CLK Giga bit 收发器，实现几个G的高速串行接口。目前XILINX的GTX可以实现3.125G、6.25G以上的串行数据传输，下一代甚至可以支持40个G的高速串行接口，这样FPGA可以与高速AD、。

#可编程逻辑器件#dsp#串口#单片机#dsp技术