vhdl4位串并转换器

关于verilog实现的串并转换功能 串并转换很简单，就是移位寄存器，后面最好跟一个锁存器，实现你所要求的功能需要四位移位寄存器和四位锁存器，锁存器的作用就是保持并行数据在移位时不发生变化：module shift(nreset,clk,en,in,out);input nreset,clk,en,in;output[3:0]out;reg[1:0]count;移位计数，控制并行数据更新，这里是4bit并行数据reg[3:0]data;reg[3:0]out;移位计数，用于并行数据输出，也可以外加一个脉冲控制数据边界，这里移位4bit就并行输出一次*/always@(posedge clk or negedge nreset)beginif(~nreset)count;else if(en)count;end移位always@(posedge clk or negedge nreset)beginif(~nreset)data;eale if(en)data[2:0],in};end并行输出always@(posedge clk or negedge nreset)beginif(~nreset)out;else if(en&(count=2'b11))out;endendmodule我编译、仿真过了，没有问题，你原有的out,in}应该写成像这样data[2:0],in};这就是一个移位寄存器！串并转换是要实现什么功能? 对。就是把串口一个一个输入的数据用并口在若干（通常为8）根线上同时输出，达到更高的速率基于vhdl的串并转换器 首先，用变量时最好初始化一下variable t:std_logic_vector(2 downto 0):=\"000;要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and clk='1' thenif i=3 thenDout3(2);Dout2(1);Dout1(0);i:=0;elset(2 downto 0):=t(1 downto 0)&din;i:=i+1;end if;end if;VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zhidao的程序是16位化为16个串行的时钟输出out(15);基于vhdl的串并转换器 首先，用变量时最好初始化一下variable t:std_logic_vector(2 downto 0):=\"000;要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and clk='1' thenif i=3 thenDout3(2);Dout2(1);Dout1(0);i:=0;elset(2 downto 0):=t(1 downto 0)&din;i:=i+1;end if;end if;基于vhdl的串并转换器 首先，用变量时最好初始化一下 variable t:std_logic_vector(2 downto 0):=\"000;要不一开始输出是个不确定值。还有就是这段写得不规范，改一下 if clk'event and clk='1' 重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity sc isport(clk,rxd:in std_logic;data:out std_logic_vector(7 downto 0));end sc;architecture rt8251 of sc issignal count:std_logic_vector(3 downto 0):=\"0000;signal do_latch:std_logic_vector(7 downto 0);signal d_fb:std_logic_vector(9 downto 0);signal rxdf:std_logic;signal rdfull:std_logic:='0';begindata;P1:process(clk)beginif(clk'event and clk='1')thenif((rxdf='1')and(count=\"1000\"))thendo_latch(7 downto 0)(7 downto 0);rdfull;end if;end if;end process p1;p2:process(clk)beginif(clk'event and clk='1')thenif(rxd='0')thenrxdf;elsif((rxdf='1')and(count=\"1000\"))thenrxdf;end if;end if;end process p2;p3:process(clk)variable scir:integer range 0 to 8;variable scis:std_logic_vector(3 downto 0);beginif(clk'event and clk='1')thenif(rxdf='1')thenscir:=scir+1;elsescir:=0;end if;end if;scis:=conv_std_logic_vector(scir,4);count;end process p3;p4:process(clk)begincase 用vhdl语言实现8位并转串电路和串转并电路，求大神指导！！急用！！ library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity sc isport(clk,rxd:in std_logic;data:out std_logic_vector(7 downto 0));end sc;architecture rt8251 of sc issignal count:std_logic_vector(3 downto 0):=\"0000;signal do_latch:std_logic_vector(7 downto 0);signal d_fb:std_logic_vector(9 downto 0);signal rxdf:std_logic;signal rdfull:std_logic:='0';begindata;P1:process(clk)beginif(clk'event and clk='1')thenif((rxdf='1')and(count=\"1000\"))thendo_latch(7 downto 0)(7 downto 0);rdfull;end if;end if;end process p1;p2:process(clk)beginif(clk'event and clk='1')thenif(rxd='0')thenrxdf;elsif((rxdf='1')and(count=\"1000\"))thenrxdf;end if;end if;end process p2;p3:process(clk)variable scir:integer range 0 to 8;variable scis:std_logic_vector(3 downto 0);beginif(clk'event and clk='1')thenif(rxdf='1')thenscir:=scir+1;elsescir:=0;end if;end if;scis:=conv_std_logic_vector(scir,4);count;end process p3;p4:process(clk)begincase count iswhenVHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zhidao的程序是16位化为16个串行的时钟输出out(15);单片机串并转换实验 实验五 串并转换实验 一、实验目的 1.掌握8051串行口方式0工作方式及编程办法。2.掌握利用串行口扩展I/O通道的方法。二、实验仪器与设备 1.微机1台 2.keilC51集成开发环境

#vhdl#vector