AD9850的控制字与时序 ad9850参考时钟频率

AD9850的控制字与时序 AD9850有40 位控制字，32 位用于频率控制（低32位），5 位用于相位控制，1 位用于电源休眠(Powerdown)控制，2位用于选择工作方式。这40 位控制字可通过并行或串行方式输入。AD9850的AD9850原理 AD9850内含可编程DDS 系统和高速比较器，可实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，由一个加法器和一个N位相位寄存器组成，N 一般为24～32。每来一个外部参考时钟，相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0°～360°范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC 输出模拟量。相位寄存器每过个外部参考时钟后返回到初始状态一次，相应地正弦查询表每经过一个循环也回到初始位置，从而使整个DDS 系统输出一个正弦波。输出的正弦波频率，其中fc 为外部参考时钟频率。AD9850 采用32 位的相位累加器将信号截断成14 位输入到正弦查询表，查询表的输出再被截断成10 位后输入到DAC，DAC 再输出两个互补的电流。DAC 满量程输出电流通过一个外接电阻RSET调节，典型值3.9千欧。将DAC 的输出经低通滤波后接到AD9850 内部的高速比较器上即可直接输出方波。在125MHz 的时钟下，32 位频率控制字可使AD9850 输出频率分辨率达0.0291Hz。给AD供应的时钟频率和AD的采样率是一回事吗？有什么区别？ 对高速ADC说，输入的时钟通常都是采样率了.但对低率的串行接口的芯片说采样率，最内部逻辑控制.就我了解就是高速ADC也不是时钟直接触发采样行为的，这中间有变换，与采样的一些性能有关.时钟频率（又译：时钟频率速度，英语：clock rate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频，是CPU外部的工作频率，是由主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（Front Side Bus）上的数据传输频率。CPU的主频和外频间存在这样的关系：主频=外频×倍频。单片机的时钟频率是12M，如何确定AD采样间隔？工频是指50Hz，周期为20mS，每个工频周期采集N个点，采样频率为50N，采样间隔为20/N mS。AD9850能够直接产生哪几种波形？ 直接只能产生正弦波，通过内部比较器能产生方波，再处理能产生三角波。AD9850是AD 公司采用先进DDS(直接数字合成)技术，推出的具有高集成度DDS 电路的器件，它内部包含高速、高性能D/A 转换器及高速比较器，可作为全数字编程控制的频率合成器和时钟发生器。外接精密时钟源时，AD9850 可以产生一个频谱纯净、频率和相位都可以编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成方波输出，作为灵敏时钟产生器。它主要包括相位寄存器、相位全加器、D/A 转换器，相位寄存器和相位全加器构成相位累加器。AD9850 内部的控制字寄存器首先寄存来自外部的频率、相位控制字，相位累加器接收来自控制字寄存器的数据后决定最终输出信号频率和相位的范围和精度，经过内部D/A 转换器后，所得到的就是最终的数字合成信号。下面的就是ad9851的结构框图，略去那个6倍参考时钟倍乘器，就是ad9850的结构框图了。再具体的你参考一下pdf，希望我的回答对你有帮助。

#时钟同步#数字控制#ad9850#采样频率#控制寄存器