virelog波形发生器程序 跪求,单片机多种波形发生器程序

谁有基于FPGA的多波形发生器的Verilog语言源程序？不是VHDL源程序！module sine(clk，Txen，rst1，rst，addr)；input clk，/clock input Txen，rst1；active-low reset output reg。单片机波形发生器程序及仿真图，51单片机DAC0832产生波形发生器（方波，三角波，锯齿波）完整程序跪求，单片机多种波形发生器程序 我不懂怎么制作一个任意波形发生器（程序和电路图）。 MAXIM公司生产的MAX038芯片是一种高频精密的函数发生器，可产生三角波、锯齿波、正弦波、方波及脉冲波，且频率及占空比的控制可独立进行。用dac0832，那就让0832按照输出波形的要求，不停的数-模转换就可以了。谁有基于FPGA的多波形发生器的Verilog语言源程序 module sine(clk，Txen，rst1，rst，addr)；input clk，/clock inputTxen，rst1；active-low resetoutput reg[4：0]addr=0；8-bit outputoutput rst；ROM addressalways@(posedge clk)beginif(Txen)addr=addr+1；endassign rst=rst1；endmodulemodule ram(address，rst，data)；output[11：0]data；input[4：0]address；input rst；reg[11：0]data；数据存储器，从men中得到的数据reg[11：0]memory[0：31]；16位*256个＝4096always@(posedge rst)beginalways@(address)data=memory[address]；endmodule只有sine的。别的可以加上去。查表就行啦。多种波形发生器 采用运算放大器先产生一个正弦波信号。正弦波信号通过滞回比较器产生一个方波信号。方波信号通过一个积分器产生三角波信号。以上电路共需三个运算放大器和相关的电阻、电容。具体电路参考下图：U0输出为正弦波，U1输出为方波，U2输出为三角波。三种波形输出频率相同。调节第一级运放的RC参数，可以改变频率。三角波幅度调节第三级运放的R即可。波形发生器 VHDL程序与仿真中信号如何设置 在QUARTUS中的信号仿真只能用自身的仿真工具看数字图，据我所知，如果要想在modelsim里面看模拟图像就得编写TEST BENCH文件（这个我不会），如果想直接看模拟的信号图像就在ISE中编译程序，这个可以直接自动生成TEST BENCH文件。我以前用QUARTUS做过类似的DDS，大家可以讨论下。设计一个波形发生器 1.2.1课题背景随着科学技术的迅速发展，数字化技术已渗透到各个领域。智能仪表装置由于其安全、方便、高效、快捷、智能化等特点，使它在21世纪成为各种科学技术领域和工程。急求程序：基于 51 单片机的波形发生器 课设水平，直接用51发生方波，三角和正弦波就行了，这种是很简单的，一下一堆源程序，仿真图，原理图都有。波形发生器的操作方法 将逻辑探勾接在J3插槽上，波形发生器通过J3可以输出8路自定义数字波形，每路可以单独加在用户板的任何输入端。波形发生器可以选择不同的时间基数，做为定义波形的最短间。E2000/L可产生最短时基为50ns.可自定义波形长度为 时基x 32767。波形发生器可自动返回，循环产生波形。输入下列串口接收程序，选择波形发生器窗口，打开设置对话框。按如下设置：基准频率：设为1MHz(1us)，波形长度：设为32m 打开”串口定义”对话框，波特率选择2400BPS。8个数据位，无校验位，1个停止位 在J3.0信号栏内填写”h3m r85 h”，意为先保持3毫秒高电平，主要用来等待 程序初始化，然后送出串行信号，数据为55H，再保持高电平 在J3.1信号栏内填写”(H100u L200u)”，意为产生一个高100us，低200us的时钟（本例不使用该信号，只是表明波形发生器可定义各种波形）将逻辑探勾插在J3处，并将红色探勾接在CPU的第十脚(RXD)在第十行设置断点，全速执行。