计数器的同步清零与异步清零有何区别 异步清零可以不顾时钟信号，只要清零信号到来就进行清零操作。同步清零即使清零信号有效也要等时钟信号有效沿到来时才清零。
用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器 我写了一个，k是控制置数的，en是计数使能，clr是清零，下面附上了我的仿真波形图。。
74160的功能
用VHDL语言设计8位加1计数器，该计数器含有异步清零端，计数使能端和进位输出端。 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.all；entity count8 isportclk：in std_logic；rst：in std_logic；en：in std_logic；cm：out std_logic；c_out：out std_logic_vector(7 downto 0)end count8；architecture arc of count8 issignal cnt：std_logic_vector(7 downto 0)；beginprocess(clk，rst)beginif rst='1' thencnt(others=>；'0')；cm；elsif rising_edge(clk)thenif en='1' thenif cnt=\"11111111\"thencm；cnt；elsecnt；cm；end if；end if；end if；end process；c_out；end arc；是这么个意思么？
