用74160设计一个24进制计数器 数字钟电路是一2113个典型的数字电路5261系统，其由时，分，秒计数器以及校时和显示4102电路组成.下面介绍1653利用集成十进制递增计数器(74160)和带译码器的七段显示数码管组成的数字钟电路.计数器74160和七段显示数码管的功能及使用方法在8.4节已有叙述.1.利用两片74160组成60进制递增计数器利用两片74160组成的同步60进制递增计数器如图9.4-1所示，其中个位计数器（C1）接成十进制形式。十位计数器（C2）选择QC与QB做反馈端，经与非门输出控制清零端（CLR’），接成六进制计数形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端（RCO）接至十位计数器容许端（ENT），完成个位对十位计数器的进位控制。将个位计数器的RCO端和十位计数器的QC、QA端经与们由CO端输出，作进位输出控制信号。当计数器状态为59时，CO端输出高电平，在同步级联方式下，容许高位计数器计数。选择信号源库中的1HZ方波信号作为计数器的测试时钟源。因为秒与分计数均由60进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，我们将图9.4-1虚线框内建立部分用子电路表示。具体操作过程如下：在EWB主界面内建立图9.4-1所示60进制计数器，闭合仿真电源，经过功能。
74160计数器的工作原理？ 最低0.27元开通文库会员，查看完整内容>；原发布者：鹤冲天470717计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。图中4个触发器F0~F3均处于计数工作状态。计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。低位触发器的Q端与高位触发器的CP端相连。每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。各触发器置0端RD并联，作为清0端，清0后，使触发器初态为0000。当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图14位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，。
试用同步十进制计数器74160和门电路设计一个三十六进制计数器并画出连接电路图 有限制只能用一个74160吗？没有限制的话就两个74160连接抄，用一个AND门在计数器到达36的时候重置（00100100，最左为LSD），AND一号74160（U1）的袭Q2和二号74160（U2）的Q1到清零（U1和U2同步清零）。懒得画图了，应该基本就是这样，顺便CLK是异步不是同步，应该是zdU1的Q3接U2的CLK这样。
如何用两片74160来接一个60进制的计数器 首先74160是一个10进制2113计数芯片.用两片可构成最大为5261100进制的计4102数器.只要将左边一个74160的D1和D2端接一个与非门，1653然后与非门的输出端接Rd端.左边74160的Eo接右边74160的EI。差不多就是这样啦.
这个74160计数器电路，为什么是七进制，为什么是从0011开始到1001？ 这个电路计数的起始值是可预置的，计数可以从任意预置值开始计数，而不是一定要从0开始计数。预置值 D3D2D1D0=0011，LD=(Q3*Q0)'，就是当Q3=Q1=1时，就将产生一个低电平的置位信号，而此时的最小计数值：Q3Q2Q1Q0=1001。可知这个电路的循环计数是从 0011->；1001，共有7个状态，所以是7进制。
用74160构成24进制器的原理图 下图供参考。74160与74LS160的功能完全相同，都是十进制计数器。组成24进制计数器，利用反馈清0法，计数到24时，产生一个复位信号，使两个。
用74160和门电路设计一个五十进制计数器(注：74160是十进制的加法计算器，以步清零，同步置数)。 方法很简单：用两片74160级联，第一片作个位计数，计数到10芯片会自动输出进位信号，芯片要么自己清零要么从进位端视清来零信号极性来决定是否加反相器，这个进位信号又作为第二片的时钟信号或者片选信号，同样视信号极性来决定是否加反相器，这样第一片计数源到10时自己清零，第二片计数一次，当第二片刚计数到5时说明整个电路刚好计数50次，那么从第二片的数据输出端译出二进制5的清零或置数信百号接到第二片的清零或置数端，这时需要自己设计门电路来检测二进制5，只有在5的时候才输出信号去清零或置数，这个信号同时也作为计数到50的触发信号从而去触发后级电路。不懂的可随时回复我。度希望我的回答能帮助到你。
74160计数器的工作原理？74HC160 同步十进制计数器(带异步清零.)(可直接复位与时钟无关)引脚 1-*R 2-CP 3-A 4-B 5-C 6-D 7-EN1 8-VSS 9-PE 10-EN2 11-QD 12-QC 13-QB 14-QA。
数电问题：图是74160改为6进制计数器的原理图，进位为什么要放到Q2上，这样不到六就进位了呀！ 因为六进制的预置零发的状态图是0000-0101共六个状态，而74LS160进位端的触发条件(计数进位)是1001到0000跳变是Q3端的下降沿，显然六进制是不会到达这个状态的，所以要另选进位端，从六进制状态图可以知道在0101到达时，会产生一个使得清零段(CR)清零的信号使得下一个状态为0000，这时在会在Q2端产生一个下降沿.我们就可以拿这个下降沿信号做为六进制的进位输出端.(如果还不懂就看状态装换图，看每一步的跳变条件，顺便说一下.我现在也在学这本书)
怎样用74160设计100进制计数器？(求图解)
