serdes参考时钟走线长度 SGMII和SERDES 这两个是什么，物理上是一样吗，请指教 ，多谢啦

SGMII和SERDES 这两个是什么，物理上是一样吗，请指教 ，多谢啦 1、前者是以太网MAC与PHY之间的媒体接口(单工)，后者是通用可编程串行接口(双工)。2、serdes是差分输出输入，各一对差分线。SGMII只是一个普通高速串行信号，SGMII-Serial 。SGMII和SERDES这两个是什么，物理上是一样吗，请指教，多谢啦？ 前者是以太网MAC与PHY之间的媒体接口（单工）后者是通用可编程串行接口（双工）serdes是差分输出输入，各一对差分线。SGMII只是一个普通高速串行信号SGMII-Serial Gigabit Media Independent Interface SGMII是PHY与MAC之间的接口，类似与GMII和RGMII，只不过GMII和RGMII都是并行的，而且需要随路时钟，PCB布线相对麻烦，而且不适应背板应用。而SGMII是串行的，不需要提供另外的时钟，MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的，速率是1.25GSerdes一般集成在高端FPGA上，或专用加串/解串器IC。比较通用，如PCI-E，SATA等。差分结构更稳定，当然规格不同最大速率不同。如Lattice的FPGA EPC3 是4路serdes 3.25G高速SERDES信号走线上的AC耦合电容应该放在哪个位置？ 放在近端比较好一些，对于Serdes信号来说，加AC耦合电容主要是考虑近端和远端串扰，按照串扰的原理，对于理想的带状线(strip-line)来说，近端串扰相互加强，远端串扰相互抵消，因此AC耦合电容加在靠近发送端会更有效。当然对于实际的PCB layout，走线不可能是理想带状线，因为要经过top层走线、过孔等非连续走线，这些阻抗非连续点往往会引起很大的串扰，因此在实际操作中，要看具体走线的非连续点位置更集中于哪一端，比如过孔更靠近发射端还是接收端等因素。在serdes设计中，过孔等非连续点的设计很重要，比如via land的大小，anti-pad的大小，via stub等因素都会对特别是很高速的serdes信号质量至关重要。2.5G的SERDES接口有没有专门的时钟信号 serdes只有收发信号，没有专门的时钟信号，能从接受数据中恢复时钟。SERDES和sgmii有什么区别 串行接口简称串口，也称串行通信接口或串行通讯接口（通常指COM接口），是采用串行通信方式的扩展接口。串行接口(Serial Interface)是指数据一位一位的顺序传送，其特点是。fpga时钟取反后的信号布局布线后任然是走时钟资源吗 FPGA时钟的基础知识：FPGA内有专用全局时钟网络(Dedicated Clock Network)，也有专用时钟输入引脚(Dedicated Clock Input)。初学者往往会混淆这两个概念。从专用引脚进来的时钟信号不一定会使用专用时钟网络，反过来，专用时钟网络上的信号也不一定来自专用时钟引脚。专用时钟网络是一种精心设计的昂贵的布线资源，使用它可以让时钟信号到达每一个同步元件(FF，RAM，DSP etc)的偏斜(skew)非常小。一般FPGA会集成几十条专用时钟网络。每一条专用时钟网络都有一个入口，入口处有一个选择器，可以选择或从专用引脚过来的时钟，或从PLL/DLL/SerDes过来的时钟，也或者从通用走线过来的时钟等。PLL/DLL/SerDes等硬核也是通过专用走线连接到时钟网络的。有的FPGA可以支持复位信号使用专用时钟网络(双功能)。同样FPGA也支持专用时钟输入引脚用作通用IO(双功能)。一个引起混淆的概念是板级时钟和FPGA时钟。在一个FPGA设计的网表中，只有连到触发器时钟端口的信号才会被看作FPGA的时钟信号。如果一个板级时钟信号从FPGA一个引脚进另一个引脚出，FPGA没有做任何处理，对FPGA来说这不是一个时钟信号。一个常见问题是，既然通用引脚和专用引脚都可以上专用全局时钟网络，差别在哪里？。

#接口#fpga#时钟信号#时钟同步#serdes