在计算器上拨三个珠子，可以表示的两位数有三个，分别是：12、21、30。这里可以分类列举进行解题：1、三个珠子在一个数位上：30；三个珠子都在个位上是一位数，不符合要求。
如何用MFC做一个简单的加法器，v2010开发MFC应用程序，设计一个简单加法器
如何用74ls74设计二位二进制加法器 74LS74为双D触发器，即使用两个D触发器级联完成二位二进制加法器。详细过程如下：1、由D触发器的工作方式可知D触发器可以在触发状态下将输入端状态同步到输出端，且74LS74的D触发器有反相输出端(74LS74结构如下图百)，可以实现输出状态翻转，与二进制加法规则一致，为74LS74设计二位二进制加法器提供了技术基础。2、根据二位二进制加法计数器的计度数规则列出该计数器的输出状态转换表如下内：3、根据状态转换表可知Q(1)在Q(0)的控制下状态进行仿真，Q(0)每计数一次翻转一次，故可推出异步计数器电路原理图如下图所示。U2为数字脉冲输入，模拟数字计数输入；D(5)为Q(0)；D(4)为Q(1)电路原理图分析：由D触发器工作方式可知Q(0)随脉冲输入状态翻转，Q(1)再Q(0)产生下跳沿的时容候翻转，与状态转换表一致，符合两位二进制计数器的计数输出特点。4、电路模拟仿真结果如下由仿真结果可知随着计数输入，D(5)和D(4)输出结果与状态转换表一致。该设计通过使用74LS74完成二位二进制加法器的设计和仿真。
计算机基础 二进制逻辑运算中的“∧”“∨”符号怎么读（念）？ 读作“与”；“或”.
FPGA里面的加法器需不需要CLK信号触发？ 如果是做工程，那需要，因为组合逻辑往往不符合自己的时序要求，FPGA中不建议使用组合逻辑，把它当成时序逻辑来写；如果纯粹学生做着玩，速度、时序没要求，那就不需要了，怎么简单怎么来
什么加法器 加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。对于32位的二进制加法，相关的也有五个量：1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。可以看出，上法。
