有谁知道怎么用数字电路实现串并转换？ 用D触发器实现就可以了，没有直接实现一位输入两位输出的专门芯片。D触发器的型号比如74LS74，用第一个D触发器的输出作为第二个D触发器的输入，用一个共同的时钟信号。第一。
如何实现下列设计并串转换 你的是要vhdl描述吗
这个程序哪有问题呢？为什么不能实现将字符串例如‘12345’转换成整型数12345呢？？ int num=0，i=0；
串并转换是要实现什么功能？ 串并转2113换：将串行通信转换成并行5261通信。并串转换：将并行通信4102转换成串行通信。串行通信是指 使用一条数据线，1653将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。其只需要少数几条线就可以在系统间交换信息，特别适用于计算机与计算机、计算机与外设之间的远距离通信。并行通信是指在计算机和终端之间的数据传输通常是靠电缆或信道上的电流或电压变化实现的。如果一组数据的各数据位在多条线上同时被传输，这种传输方式称为并行通信。
Verilog HDL中实现简单的并串转换 我给你该了两处，一是你的分频部分，由于你采用的不是50%的占空比，而又要把得到的频率用做时钟，很可能造成后面数据无法满足建立和保持时间导致错误，该后的代码如下：always@(posedge clk)beginif(counter_224='d112)/224分频的计数器，64kbeginclk_224~clk_224；counter_224；endelsecounter_224；endalways@(posedge clk)beginif(counter_128='d64)/128分频的计数器，112kbeginclk_128~clk_128；counter_128；endelsecounter_128；end还有就是你的并转串的部分，我没有用移位寄存器的方式而是采用状态机来实现的，你的代码的一个错误就是hanming_encode是7位的不是6位，还有个人比较喜欢状态机，可能看上去它很繁琐，其实这中思想应用广泛，移位寄存器虽然不繁但是老容易出错（我指在一些复杂的代码里），状态机从视觉上来说比较繁琐，可是很容易理解。代码如下：reg[7：0]state；always@(posedge clk_128)/并行输入，串行输出begincase(state)state1：begin hanming_out[0]；state；endstate2：begin hanming_out[1]；state；endstate3：begin hanming_out[2]；state；endstate4：begin hanming_out[3]；state；endstate5：begin hanming_out[4]；state；endstate。
求助！有没有函数能实现把数字转换成字符串？ 用sprintf()函数即可：includeint main(void){char str[20]；用于保抄存转换后的字符串袭*/sprintf(str，\"%g\"，123.73)；以%f格式将实数知a输出到字符数道组str中*/printf(\"%s\"，str)；输出字符串str*/return 0；}
串并转换，是通过什么原理实现的啊？ 串并转换，是通过VHDL语言原理实现，将一条信息流（假如有8bits）分成两路信号的话，两路同时传输，时间就是原来时间的一半。串并转换定义：把一个连续信号元序列变换成为表示相同信息的一组相应的并行出现的信号元的过程。串并转换应用学科：通信科技（一级学科），通信原理与基本技术（二级学科）。
关于verilog实现的串并转换功能 串并转换很简单，就是移位寄存器，后面最好跟一个锁存器，实现你所要求的功能需要四位移位寄存器和四位锁存器，锁存器的作用就是保持并行数据在移位时不发生变化：module shift(nreset，clk，en，in，out)；input nreset，clk，en，in；output[3：0]out；reg[1：0]count；移位计数，控制并行数据更新，这里是4bit并行数据reg[3：0]data；reg[3：0]out；移位计数，用于并行数据输出，也可以外加一个脉冲控制数据边界，这里移位4bit就并行输出一次*/always@(posedge clk or negedge nreset)beginif(~nreset)count；else if(en)count；end移位always@(posedge clk or negedge nreset)beginif(~nreset)data；eale if(en)data[2：0]，in}；end并行输出always@(posedge clk or negedge nreset)beginif(~nreset)out；else if(en&(count=2'b11))out；endendmodule我编译、仿真过了，没有问题，你原有的out，in}应该写成像这样data[2：0]，in}；这就是一个移位寄存器！
串并转换是要实现什么功能？
字符串转换整数(atoi)怎么实现，能举例说明一下吗？ 首先，该函数会根据需要丢弃无用的开头空格字符，直到寻找到第一个非空格的字符为止。当我们寻找到的第一个非空字符为正或者负号时，则将该符号与之后面尽可能多的连续数字组合起来，作为该整数的正负号；假如第一个非空字符是数字，则直接将其与之后连续的数字字符组合起来，形成整数。该字符串除了有效的整数部分之后也可能会存在多余的字符，这些字符可以被忽略，它们对于函数不应该造成影响。注意：假如该字符串中的第一个非空格字符不是一个有效整数字符、字符串为空或字符串仅包含空白字符时，则你的函数不需要进行转换。在任何情况下，若函数不能进行有效的转换时，请返回 0。说明：假设我们的环境只能存储 32 位大小的有符号整数，那么其数值范围为[？231，231 ？ 1]。如果数值超过这个范围，qing返回 INT_MAX(231 ？ 1)或 INT_MIN(？231)。示例 1：输入：\"42输出：42示例2：输入：\"-42输出：-42解释：第一个非空白字符为 '-'，它是一个负号。我们尽可能将负号与后面所有连续出现的数字组合起来，最后得到-42。示例3：输入：\"4193 with words输出：4193解释：转换截止于数字 '3'，因为它的下一个字符不为数字。示例4：输入：\"words and 987输出：0解释：第一。
