基于FPGA的数字频率计的设计 测频率应该是最简单的时序数字设计了，知网上有无数这样的论文，去下就可以。思路就是在基准时钟下开个闸门，计脉冲数。
求基于FPGA自适应数字频率计的设计？ 摘要：介绍一种以FPGA(FieldProgrammableGateArray)为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需。
基于FPGA的数字频率计需要那些元件 首先外围电路要对测量的波形整形成方波，注意整形后的电平是否兼容FPGA芯片，然后用FPGA计量单位时间内的脉冲个数（上升沿或下降沿）就行了，至于显示也可以用FPGA控制数码管或液晶来实现。
基于FPGA的数字频率计的设计怎么弄啊？是要买那个FPGA开发板吗？不知道从哪里动手啊？ 你不会弄硬件，就买个开发板就好了。一般开发板上面都有ADC的。
