波形发生器 fpga 用matlab画一个波形，将导出的波形文件该为后缀为.coe的文件，在ise中生成rom的IPcore，再调用.coe文件，接下来写一个地址发生器直接读取rom的数据就ok
用verilog在fpga上实现： 10k~100khz正弦波，三角波，锯齿波波形发生器(基于dds原理，每按一次频率加10khz)，波形可选，并在VGA上显示波形，求求各位大佬 。
FPGA实现如下波形的输出，verilog大概怎么写 搞一个时钟计数器在计数器的不同范围输出不同的值具体要看时间
如何用Verilog HDL写一个多功能信号发生器 你要产生什么信号？比如PN码？
verilog怎样实现以下的波形？ 如图所示，clk为系统时钟，想产生INT和DATAVAILD的 verilog怎样实现以下的波形？如图所示，clk为系统时钟，想产生INT和DATAVAILD的 verilog怎样实现以下的波形？如图所示，clk为系统时钟，想产生INT和DATAVAILD的波形信号，。
FPGA系统设计DDS波形发生电路，用verilog语言 很简单，但是你设计大赛参加的有意思没？
谁有基于FPGA的多波形发生器的Verilog语言源程序？不是VHDL源程序！module sine(clk，Txen，rst1，rst，addr)；input clk，/clock input Txen，rst1；active-low reset output reg。
谁有基于FPGA的多波形发生器的Verilog语言源程序
