关于计数、译码、显示电路实验 要是输出高电平使数码管亮应该是共阴极管，如果输出高电平使它灭就该是共阳极管
指令译码器的过程 计算机执行指令时，从内存中取出的一条指令经数据总线送往指令寄存器中。指令的操作码被送到指令译码器中译码，地址码则送到地址形成部件。地址形成部件根据指令特征将地址码形成有效地址，送往主存的地址寄存器。对于转移指令，要将形成的有效转移地址送往程序计数器中，实现程序的转移。操作控制器根据指令译码器对于指令操作码的译码，产生出实现指令功能所需要的全部动作的控制信号。这些控制信号按照一定的时间顺序发往各个部件，控制各部件的动作。
用74ls161和七段译码器做了个计数器，但是不知道怎么和两位的数码管连接
计数器的原理图 ：加减控制端。当其为低电平时计数器进行加计数；当其为高电平时计数器进行减计数。CP：时钟脉冲输入端。上升沿有效。A，B，C，D：数据输入端。用于预置计数器的初始状态。LD：异步预置控制端。低电平有效，即该端为低电平时，经数据输入端A，B，C，D对计数器的输出端QA，QB，QC，QD的状态进行预置。当需要清零时，给数据输入端均输入低电平即可。该端通常处于高电平。QA，QB，QC，QD：计数器输出端。作加法计数器时由QD输出可作十分频器，由QC输出作八分频器，由QB输出可作四分频器，由QA输出可作二分频器。ET：使能端。低电平有效，即当该端为低电平时计数器实现计数功能；当其为高电平时计数器禁止计数，输出保持原来状态。RC进，借位输出端。用来作n位级联使用。当计数器进行加计数时该端作为进位输出端；当进行减计数时该端作为借位输出端。低电平有效，即通常处于高电平，出现进，借位信号时为低电平。进，借位信号为负脉冲。MAX/MIN：最高/最低位输出端。即计数器计数到最高/最低位时，该端出现状态脉冲。状态脉冲为正脉冲，即MAX/MIN端通常为低电平，当计数器记录到最高或最低位时，MAX/MIN端成为高电平。此端可作为正脉冲输出的进，借位信号。1/74LS190不是计数，译码。
简述显示译码器控制端的功能及使用方法 数字电子技术基础课程设计（一）—电子钟数字电子技术基础课程设计电子秒表一．设计目的：1、了解计时器主体电路的组成及工作原理；2、熟悉集成电路及有关e79fa5e98193e4b893e5b19e31333264636139电子元器件的使用；3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。二．设计任务及说明：电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。设计一个可以满足以下要求的简易秒表1.秒表由5位七段LED显示器显示，其中一位显示“min”，四位显示“s”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒；2.具有清零、启动计时、暂停计时及继续计时等控制功能；3.控制开关为两个：启动（继续）/暂停记时开关和复位开关三．总体方案及原理：电子秒表要求能够对时间进行精确记时并显示出来，因此要有时钟发生器，记数及译码显示，控制等模块，系统框图如下：时钟发生器 记数器 译码器显示器控制器图1.系统框图其中：(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源，产生100HZ的。
怎样用计数器和译码器构成的顺序脉冲发生器？
数字钟分秒计数器工作原理？
译码器的作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码：将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。译码器：实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
