JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ 计数器的进位输出怎么选

数字电路问题 设计十进制计数器 同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数.两片74160构成29进制计数器。请问这里的进位输出为什么要这样画？进位端不是C吗？？ 由个位到十位的进位输出是左...