带进位输入的8位加法器 实验总结 用Verilog HDL写8位超前进位加法器程序?

设计一个带使能输入及同步清0的8位加法计数器并产生最高位进位。用vhdl写出源程序 "过程越详细越好，简单说明一下思路"不矛盾？你上过这门课的话参考一下书上的计数器程序就可以了啊应该不是很难如果没有上过，推荐你去找些参考书用Verilog...