画出全加器逻辑图并给出进位公式 全加器中进位输出是怎么得到的

如何用四个全加器构成4位并行进位加法器 so；co 程序设计： library ieee；use ieee.std_logic_1164.all；entity h_adder is port(a，b：in std_logic；so，co：o...