设计一个模可变带进位输出端 用verilog hdl编写同步模5计数器程序,有进位输出和异步复位端

用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊 用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊。.利用JK触发器设计一个带进位输出端的四进制计数器 这题非常重要，望大神不吝赐教。这题非常重...