进位输出信号引出 时序逻辑电路中的进位输出是什么意思?

全加器里进位电路，输出信号为什么反向二次后得正向输出(○―□○)而不直接正向输出？ 涉及到晶体管级电路实现，在CMOS集成电路里，只能直接得到反相器、与非门和或非门，而不能直接得到与门和非门，这就是为何图中那样画。时序逻辑电路中的进位输出是...