逻辑门电路的化简公式，如分配律等等，越全越好。。。 1位半加法器的逻辑表达式和门电路

什么是一位全加器，怎么设计逻辑电路图 加器是能够计算低位进位的二进制加法电路。与半加器相比，全加器不只考虑本位计算结果是否有进位，也考虑上一位对本位的进位，可以把多个一位全加器级联后做成多位全加器.一位。某加法器采用组内并行，组间并行的进位...