串行数据检测电路当连续四个和以上 用正边沿D触发器及其他门电路,设计一个串行数据检测器

用JK触发器设计一个串行数据检测器，要求在连续输入三个或三个以上 不知道用VHDL语言设计一个串行数据检测器：连续4个或4个以上的1时输出1，其他输入情况为0（要求画状态图） 不要找了，我是你的VHDL老师，你平时上课挺用功的，明天考试应该...