八位串并转换器verilog 用verilog编写串并转换器的程序，要有详细注识释

高手来看看这个verilog串并转换状态机程序的时序仿真 感觉没什么问题 我测试了下 输入串码1111 101你可以用我的tb跑跑看module test_test()；reg sys_clk；reg sys_rst；reg data_in...