-
![关于verilog实现的串并转换功能 四位串并转换]()
关于verilog实现的串并转换功能 四位串并转换
将十六进制数A2转换成二进制数是多少 不能把A变成10。A 2进制 10102 2进制 0010合起来 10100010关于verilog实现的串并转换功能 串并转换很简单，就是移位寄存器，后面最好跟一个锁存器，实现你所要求的功能需要四位移...
-
![汇编语言怎么把输入的数存入寄存器 汇编语言中，怎么单独显示某个寄存器的内容]()
汇编语言怎么把输入的数存入寄存器 汇编语言中，怎么单独显示某个寄存器的内容
汇编语言程序要求输入一个16进制有符号数到ax（al也可）寄存 mov ax，123h not ax汇编语言中怎样从键盘中任意输入一个数并存入BX中？要出现提示，要求你输入一个数，当你在屏幕上输了一个数时就存到了BX中。DATA SEGME...
-
![求数字时钟电路设计？]()
求数字时钟电路设计？
设计数字时钟电路原理图 这个电路图在电子系统设计(好像是第三版)这本书上有的，自己可以去查一下。其实要是你能搞明白这个电路的所有功能，那你的数电还是OK的。数字钟电路设计 数字时钟设计 （电路图） 最低0.27元天开通文库会员，可在文库查看...
-
![加减计数器原理简介 变模计数器原理]()
加减计数器原理简介 变模计数器原理
模5，模10计数器 的“模”到底是什么啊。。。是状态闭合只有5种10种状态？不理解。。。 模5”为逢“5”进1计数。模10”为逢“10”进1计数。构造一个模为10 的同步计数器，需要多少个触发器？ 就是 用4个 JK 触发器 不知道你是要 ...
-
![进位输出端从哪引出 什么是进位输出]()
进位输出端从哪引出 什么是进位输出
74LS160有无进位输出端，它是如何实现两级计数器的级联的？ 试设计一个带有进位输出端的十三进制计数器 你好：不知道你是用什么芯片做这个十三进制计数器，我就自己用74LS192来做了。我吧我的DSN文件给你。希望我的回答能帮助到你。为什么...
-
![为什么E极加了一个Re2还要加一个Re1?而且既然输出端是对地输出的,那么C2的作用不是就没有了吗? 加 减进位输出端]()
为什么E极加了一个Re2还要加一个Re1?而且既然输出端是对地输出的,那么C2的作用不是就没有了吗? 加 减进位输出端
补码运算溢出判断的原理 5.2.2 溢出及补码溢出的判断 无论采用何种机器数，只要运算的结果大于数值设备所能表示数的范围，就会产生溢出。溢出现象应当作一种故障来处理，因为它使结果数发生错误。异号两数相加时，实际是两数的绝对值相减，不可能产生...
-
![JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ 进位输出为Q2如何看]()
JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ 进位输出为Q2如何看
4．四个触发器构成十进制加法计数器，若触发器输出从低位至高位分别为Q0、Q1、Q2、Q3，则输出进位信号C为( ) 答案为A，因为是10进制的，所以当输出到9时，就必须向前进一位，即当Q3Q1同时为1时，输出进位信号JK触发器设计7进制计数...
-
![计数器原理功能 计数器的计数原理是什么？]()
计数器原理功能 计数器的计数原理是什么？
设计计数器的基本原理 你好：我也不是专业人士，就我的理解来说吧。设计计数器一般都是用触发器，不管是D触发器或RS或JK也好，其注意的就是要让计数输出引脚按二进制的格式递增或递减，而且触发器的选择多是边沿触发，这样才能对脉冲进行正确计数，另，...
-
![简述电子计数器测频法原理。 74290计数器原理]()
简述电子计数器测频法原理。 74290计数器原理
盖革计数器的内部原理是什么？ 盖革计数器是一种非常常见的金属丝计数器，它的内部主要依据射线可以让气体电离子化的特性制造而成。盖革计数器内部的探测器具有可以吸入稀薄气体的结构，它通过一根两端用。计数器的工作原理？ 计数器在数字系统中主要是对脉...
-
![用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊]()
用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊
为什么进位输出端是从Q2。而不是Q1或者Q0或者其他 你这个是0-5的计数，记到5的时候，如果再计数那么就会有进位。q2从一变为零可以展示这样的进位过程。为了电路的简单性，不加其他门，q2就有功能显示进位什么是进位输出 1、计数器计数器在2...
